ASIC 仿真實現
ASIC 和 SoC 仿真的突破性性能與集成
硬件仿真是對開發中的係統進行調試和功能驗證的過程。綜合硬件功能驗證對於降低開發成本和縮短上市進程至關重要。處理設計修改時，仿真可提供快速啟動和快速周轉時間。此外，仿真還可提供高度的設計可訪問性及調試可見性，這樣，ASIC 設計人員就可在流片前發現潛在的硬件故障。隨著軟件複雜性和成本的急劇上升，早期的硬件驗證對於降低風險和加速係統開發至關重要。
為了最大限度提高係統性能並使用仿真器實現可預測的更快設計周期，Xilinx提供了最全麵的設計方法和設計開發平台。 Vivado 設計套件向仿真類係統設計人員提供了業界一流的開發體驗。這是 Xilinx 第三代仿真類工具、IP 及設計流程。
對於仿真平台，Xilinx 解決方案：
- 有助於大型設計消除在許多情況下對多芯片分區的需求
- 通過提供快速的布局和路由來降低大型 ASIC 和 ASSP 設計的開發風險
- 降低係統級功耗
- 通過 ASIC 類時鍾及路由架構實現高利用率
- 實現高級調試與仿真加速
憑借Virtex®-7 2000T FPGA和Virtex UltraScale™ VU440 FPGA，Xilinx 一直是最大容量 FPGA 的市場領導者。16nm Virtex UltraScale+™ 係列現在包括世界上容量最大的 FPGA -Virtex UltraScale+ VU19P FPGA，實現高端器件連續三代的持續領先。
Virtex-7 2000T
內置 ASIC 仿真功能
- 2M 邏輯單元、 6.8B 晶體管
- 36 個 12.5Gb/s 串行收發器
- 46 Mb block RAM
- 1,200 個 I/O
- 第一代 SSI 技術
Virtex UltraScale VU440
在 20nm 下將器件密度提高 4 倍
- 5.5M 係統邏輯單元、 20B 晶體管
- 48 個 16.3Gb/s 串行收發器
- 89 Mb block RAM
- 1,456 個 I/O
- 第二代 SSI 技術
Virtex UltraScale+ VU19P
具全球最大容量的 FPGA
- 擁有 900 萬個係統邏輯單元、35B 晶體管
- 80 個 28Gb/s 串行收發器
- 94.5Mb block RAM
- 2,072 個 I/O
- 第三代 SSI 技術
使用 Xilinx UltraScale™ 架構，ASIC 原型 & 仿真可實現突破性性能和集成。Virtex® UltraScale 器件通過高邏輯容量、超過 90% 器件利用率、堪比 ASIC 的時鍾、增強型布線和麵向引腳多路複用的高速收發器簡化設計分區。突破性架構融合 Xilinx Vivado® Design Suite 為滿足領先的 ASIC 和 SoC 平台需求提供了理想的解決方案。
解決方案概述與優勢
- 突破性器件容量降低分區數量，並簡化開發板布局
- Vivado Design Suite 增強型布線和協同優化確保超過 90% 的器件利用率
- 堪比 ASIC 的時鍾性能有效地映射複雜的 ASIC 和 SoC 時鍾樹
- 高速收發器實現 FPGA 之間高效的引腳多路複用，並支持下一代係統的 I/O 接口需求
UltraScale 架構優勢
- 海量 I/O 帶寬
- 提供超過 1 Tbps 的芯片對芯片帶寬
- 低延時收發器實現芯片間互連
- 海量數據流 & 路由
- 支持高性能的本地 ASIC 總線
- 支持高性能的本地 ASIC 總線
- 堪比 ASIC 的時鍾性能
- 最大化複雜 SoC 原型設計的靈活性
- 最大化複雜 SoC 原型設計的靈活性
- 係統性能
- 單器件性能提升 15-30 %
- 分區減少，性能提升 3 倍
- 功耗管理
- 係統功耗最多可降低 35%
