邊緣、接入、城域、核心,不管是什麼網絡,安全都發揮著至關重要的作用。從鏈路層到應用本身,加密和解密都必須內建在鏈路的每個環節,每個環節都有不斷演進的不同協議。我們廣泛的解決方案可為您免受已知和未知的威脅保駕護航。這是因為您可以在 Xilinx 可編程邏輯中直接實現安全性,並隨標準的演進以及威脅的出現進行迭代。
Xilinx 安全解決方案涵蓋從 100M 到 400G 的線路速率、加密協議、各種數據包處理和查找需求,甚至基於機器學習算法的預測性惡意軟件檢測。無論是現在,還是在遙遠的未來,對您係統的保護都永不過時。
Xilinx 為交換機、路由器等提供從 100Mbps 到 400Gbps 的 LinkSec/MACSec 實現方案。將安全性直接整合到數據路徑中,可以帶來以線路速率運行的高效實現方案。
UltraScale+™ FPGA 可為在城域及核心光節點以及交換機中使用的協議實現通過批量加密加密多達 nx1G - nx100G 有效負載幀的應用。Versal™ ACAP 通過高速加密 (HSC) 模塊集成 AES-GCM-128/256 加密/解密功能,可降低功耗,減少部署/路由時間,並可提供每模塊高達 400G 的充足吞吐量。
目前,IP 的吞吐量可從 1M 擴展到 400G,能夠通過信道化提供更高的靈活性。Versal 的 HSC 模塊支持 nx100G 粒度,不僅可提供高達 400G 的 MACSec 集成功能,而且還支持達 4k+ 的安全關聯 (SA)。支持的密碼套件為 AES-GCM-128/256 和 AES-GCM-XPN-128/256,機密/加密偏移量可配置。
用於批量加密和 MACSec 的軟 IP
1G-200G AES-GCM-128/256
1k+ 安全聯盟
可用於 OTN、MACSec、IPSec 及更高層的 TLS 加密
使用 AES-GCM 128/256 的 400G 批量加密
4x100G、2x200G 或 1x400G
每 100G 最多 128 個 SA
可用於 OTN、MACSec、IPSec 及更高層的加密
Xilinx FPGA 和 ACAP 解決方案提供其中最需要性能的高性能內聯 IPSec 處理。Xilinx 架構在沒有占用 CPU 資源的情況下,以最短的時延提供線路速率吞吐量。
Xilinx 解決方案可實現 IPSec 數據層並對其進行管理,包括 IP 層和 IPSec 層數據包處理。在 Xilinx FPGA 和 ACAP 器件中,可輕鬆實現以不同吞吐量提取第 2 層和第 3 層字段的數據包處理。IP 解決方案可在確定時延的情況下,實現 1Gb/s 到 400Gb/s 的速率。安全關聯 (SA) 和安全策略 (SP) 查找很容易實現,並可通過 Xilinx 內容可尋址內存 (CAM) IP 和高帶寬內存 (HBM) FPGA 支持 100 到 10,000 次查找。
Xilinx 安全 IP 中支持高度靈活的內存及數據包處理,因此它是唯一可在單個廠商中尋找服務器、路由器並可接入路由器的解決方案。一個固定的解決方案不能支持不同數量的 L3 VPN,也不能提供 Xilinx FPGA 和 ACAP 所能達到的搜索性能等級。Xilinx 支持的加密協議範圍包括:
加密協議
散列協議
組合協議
其它
1G-100G 內聯 IPSec
用於 SA 查找和存儲的 URAM
內聯處理達 100G
支持所有協議和 IPSec 模式
Xilinx 用於查找的 CAM IP
1G-200G 內聯 IPSec
用於數據包緩衝和查找的 HBM
10000 多個安全關聯與政策
Xilinx 用於查找的 HBM BCAM IP
用於網絡連接的 58G SerDes
對重播保護窗口大小進行配置
以隧道和傳輸模式提供多協議支持
400G IPSec
112G SerDes
Nx400 高速加密
硬化的 Gen5 PCIe 內核
硬化的數據包處理
端到端卸載和加速在不影響用戶和應用、客戶端和服務器之間安全性的情況下釋放寶貴的資源。Xilinx 為惡意軟件檢測提供了從成熟協議到尖端機器學習的解決方案。
與 CPU 相比,安全加速/卸載可將性能提高 10 到 30 倍。
當用於正則表達式的並行分析時,性能提升了 20 ~ 30 倍。
一個通過人工智能學習的防惡意軟件係統非常智能,完全能夠識別新的威脅,甚至能夠識別您可能沒有預料到的威脅。
注冊並獲取有關有線 & 無線的最新信息。
聯係銷售,了解更多詳情