半導體自動測試設備

全麵的解決方案可實現新一代 SoC、信號、雷達和內存測試平台

開發板與套件

精選視頻

聯係銷售

概述

新一代 SoC 測試器需要測試更廣泛的 IO 協議，其複雜性和速度都在不斷提升。行業領先的 SerDes 和 HSSIO 技術能夠以最佳的成本提供最高的靈活性，從而可實現高容量 SoC 測試器與存儲器測試器。存儲控製器的集成硬 IP 以及芯片對芯片互聯可減少資源使用，以實現符合成本效益的解決方案。

設計範例	說明	器件支持
點擊放大	SoC 和存儲測試器創新的 Versal® 架構為係統設計人員提供了任何其它器件解決方案都無法提供的性能、靈活性和功耗優化硬 IP。Versal Premium ACAP 中的 AI 引擎和 DSP 引擎可提供無與倫比的信號處理功能，具有更快的片上/片外內存帶寬。靈活應變引擎中的 7.5M 係統邏輯單元可為定製 IP、流量生成和監控功能性提供高度的靈活性，將在開發 ATE 的過程中發揮重要作用。可擴展的 112G PAM4 收發器和功耗優化的硬 IP，如 600G 以太網 MAC、400G 高速加密引擎、DDR 內存控製器和集成型 PCIe® Gen5 模塊等，都是預先設計的，可通過各種不同的特性和性能選項支持最流行的接口標準。	Versal Premium ACAP
點擊放大	半導體 ATE：圖像采集圖像采集需要高性能收發器和 DSP 功能，同時還需要為低成本應用保持低功耗以及器件低成本。Kintex® UltraScale+™ 可實現單位功耗性價比的最佳平衡，可為各種高級功能提供最低成本的解決方案，這些功能包括 32Gbps 收發器、6.3 TeraMAC 的 DSP 計算性能、2.6Gbs DDR4 以及 PCIe Gen4x8 支持等。	Kintex UltraScale+
點擊放大	半導體 ATE：PIN 電子现金网博e百 PIN 電子现金网博e百可為矢量生成與分析以及大量高性能 IO 調用低成本 FPGA，以便使用並行接口連接大量的 ASSP。鑒於 1Gbps+ 的鏈路速度、不利的通道以及較少的參考時鍾，IO 緩衝與時鍾生成／分配功能必須非常高級，才能管理多通道間的歪斜以及過私密信件。Kintex UltraScale+ FPGA 具有高性能，采用功能豐富的 SelectIO™ 收發器，從而可提供信號調節功能、基於 PLL 及 DLL 的時鍾生成與分配資源，以及歪斜管理功能。因此，Kintex UltraScale+ FPGA 是 PIN 電子现金网博e百應用的理想選擇。	Kintex UltraScale+

設計範例

說明

器件支持

點擊放大

SoC 和存儲測試器

創新的 Versal® 架構為係統設計人員提供了任何其它器件解決方案都無法提供的性能、靈活性和功耗優化硬 IP。Versal Premium ACAP 中的 AI 引擎和 DSP 引擎可提供無與倫比的信號處理功能，具有更快的片上/片外內存帶寬。靈活應變引擎中的 7.5M 係統邏輯單元可為定製 IP、流量生成和監控功能性提供高度的靈活性，將在開發 ATE 的過程中發揮重要作用。可擴展的 112G PAM4 收發器和功耗優化的硬 IP，如 600G 以太網 MAC、400G 高速加密引擎、DDR 內存控製器和集成型 PCIe® Gen5 模塊等，都是預先設計的，可通過各種不同的特性和性能選項支持最流行的接口標準。

Versal Premium ACAP

點擊放大

半導體 ATE：圖像采集

圖像采集需要高性能收發器和 DSP 功能，同時還需要為低成本應用保持低功耗以及器件低成本。Kintex® UltraScale+™ 可實現單位功耗性價比的最佳平衡，可為各種高級功能提供最低成本的解決方案，這些功能包括 32Gbps 收發器、6.3 TeraMAC 的 DSP 計算性能、2.6Gbs DDR4 以及 PCIe Gen4x8 支持等。

Kintex UltraScale+

點擊放大

半導體 ATE：PIN 電子现金网博e百

PIN 電子现金网博e百可為矢量生成與分析以及大量高性能 IO 調用低成本 FPGA，以便使用並行接口連接大量的 ASSP。鑒於 1Gbps+ 的鏈路速度、不利的通道以及較少的參考時鍾，IO 緩衝與時鍾生成／分配功能必須非常高級，才能管理多通道間的歪斜以及過私密信件。Kintex UltraScale+ FPGA 具有高性能，采用功能豐富的 SelectIO™ 收發器，從而可提供信號調節功能、基於 PLL 及 DLL 的時鍾生成與分配資源，以及歪斜管理功能。因此，Kintex UltraScale+ FPGA 是 PIN 電子现金网博e百應用的理想選擇。

Kintex UltraScale+

技術文檔