AMD Vitis™ Model Composer

2023.2 版本亮點

AI 引擎模塊更新

• 可將 AIE-ML 圖形按模塊導入 Vitis Model Composer
• 用於在 Vitis Model Composer 中實現 AIE 和 AIE-ML 的最新 DSPlib 函數
• 在 Simulink® 工具中針對內部信號繪製 AIE 仿真器輸出圖

HLS 內核模塊更新

• 自動測試台生成
• 擴大了 HLS 內核模塊的數據類型支持範圍

Vitis Model Composer 和 Vitis 工具的完美整合

• 直接從 Vitis Model Composer 生成 .xo 和 libadf.a 文件

其它增強功能

• MATLAB® 工具版本支持：R2021a、R2021b Update 6、R2022a Update 6、R2022b
• 為硬件驗證流程提供的其它拓撲
• 從 GitHub 提供的最新示例輔助資料

在 2022.1 中，Vitis Model Composer 包含許多新特性添加與增強。

如欲了解更多詳情，請查看：

• AI 引擎
  • 在對 AI 引擎 DSP 模塊執行 Simulink 仿真時，編譯時間銳減 50%。
  • 為 DSP 庫模塊啟用了流媒體支持。
  • 在 DSP 庫中增加了以下模塊：
    • 數據流 FFT 與 IFFT
    • 數據流 DDS 與混合器
    • 動態點 FFT
    • FIR Resampler
    • 基於數據流的 FIR 計數器，麵向所有現有窗口 FIR 塊（抽取器、濾波器和插值器）
  • PLIO 和 FIFO 塊現在是兩個獨立的模塊，AIE 信號規範模塊已淘汰。
  • 您現在可以在約束管理器中指定 PLIO 約束和 FIFO 約束。
  • AI 引擎導入塊現在可按較大子係統的一部分屏蔽，而且其參數可使用該屏蔽的參數值。
  • 約束管理器變量現在可使用包含 AI 引擎模塊的子係統掩碼的掩碼參數。
• HLS
  • HLS 內核導入塊現在支持模板函數。
  • HLS 內核模塊簡單易用的增強功能。
• HDL
  • Vivado 仿真器流媒體的黑匣子導入現已更新，默認情況下可為仿真及代碼生成提供 VHDL2008 支持。
  • 最新網關入口 AXI 流媒體實用程序和最新網關出口 AXI 流媒體實用程序有助於在 AI 引擎和 HDL 域之間實現連接。
  • Vitis Model Composer 不再依賴 Qt 庫。這不僅將為模塊 GUI 帶來始終如一的觀感，而且還將提高工具的穩定性並保持功能不變。更新後，模塊 GUI 的啟動速度比基於 Qt 的模塊 GUI 的啟動速度更快。
    現在，
    • HDL 模塊在默認情況下使用 Simulink 本地 GUI，而不是 Qt GUI。
    • 資源分析儀已更新，現在使用 MATLAB 應用設計工具，而不是基於 Qt 的 GUI。
    • 時序分析儀已更新，現在使用 MATLAB 應用設計工具，而不是基於 Qt 的 GUI。
  • 最新 SSR-FIR 演示展示如何高效實施極高數據速率（超過 1Gsps）的濾波器。
• 通用
  • 針對可擴展性和易用性對 Vitis Model Composer 中心模塊進行全麵檢修。
    • 係統生成器令牌功能現已融入 Vitis Model Composer 中心模塊。
    • 2022.2 版將淘汰係統生成器令牌
  • 硬件驗證流程現在除了支持裸機外，還支持 Linux。
  • “AIE 至 HDL”和“HDL 至 AIE”模塊不再提供 HDL 網關模塊。
  • 现金网博e百 現為無法訪問互聯網的客戶隨附示例快照。發布新版示例時，該工具將提示用戶從 GitHub 下載示例新版本。
  • 為了便於使用，不屬於代碼生成部分的實用程序塊現在以白色為背景顯示。
  • 為了方便使用，增強並重組了庫瀏覽器。
  • RHEL 8.x 支持。
  • MATLAB 支持 - R2021a / R2021b

在 2021.2 中，Vitis Model Composer 包含許多新特性添加與增強。

如欲了解更多詳情，請查看：

• AI 引擎
  • 點擊按鈕，將支持 AI 引擎與 PL (HLS, HDL) 模塊的設計運行到 Versal AI 內核硬件中。
  • 並行編譯 AIE 模塊，顯著加速 Simulink 仿真。
  • 增強了 AI 引擎約束編輯器
  • 在 AIE DSP 庫中增加了 DDS 和 Mixer 模塊
  • 增強了“固定尺寸”及“可變尺寸”模塊
  • 支持 int64 和 uint64 數據類型
  • 支持 accfloat 和 caccfloat
  • 增強了 GitHub 示例並在 GitHub 中整合了 HLS 示例
  • 生成的數據流圖形代碼現在包括 PLIO 規範
  • 增強了從 GitHub 下載並瀏覽示例的可用性
  • 支持 AIE 源塊
  • xmcVitisRead 和 xmcVitisWrite 實用程序用於讀寫 AIE 仿真器和/或 x86Simulator 的數據文件
  • 係統化 AIE dsplib 模塊的 GUI 參數
  • 全新 64x32 偽逆設計示例
  • 支持 64 個 AI 引擎內核及達 16 GSPS 吞吐量的全新雙流 SSR 濾波器示例
• HDL
  • 為 FIFO 模塊提供非對稱讀寫數據位寬支持
• HLS
  • 支持基於 HLS 的 C 語言代碼的仿真與實現，其可利用 AMD FIR、FFT 及 DDS 邏輯核
• 通用
  • 支持 MATLAB — R2020a、R2020b 和 R2021a
  • 新增對 Ubuntu 20.04 的支持

Vitis Model Composer 現在可為 DSP 提供 AMD 係統生成器功能性。一直將 AMD 係統生成器用於 DSP 的用戶可繼續使用 Vitis Model Composer 進行開發。

• AI 引擎
  • 全麵的約束編輯器可幫助用戶在 Vitis Model Composer 中為 AI 引擎內核指定所有約束。 生成的 ADF 圖將包含這些約束。
  • 將 AI 引擎的 FFT 和 IFFT 模塊添加至庫瀏覽器。
  • 用戶現在可以使用庫瀏覽器訪問大量 AI 引擎 FIR 模塊變體。
  • 能夠使用 FIR 濾波器的輸入端口指定濾波器係數。
  • 新增兩個全新的實用程序模塊：“RTP 源”和“可變大小”。
  • 增強的 AIE 內核導入塊現在也支持導入模板化的 AI 引擎功能。
  • 能夠在 Hub 模塊中為 AI 引擎設計指定 AMD 平台。
  • 用戶可通過 Hub 模塊，在運行 AIE 仿真後隨時重啟 Vitis 分析器。
  • 用戶現在可以使用 Simulink 數據檢查器繪製周期近似輸出，並查看每個輸出的估計吞吐量。
  • 增強了僅使用圖形報頭文件將圖形作為模塊導入的可用性。
  • 使用取消按鈕修改進度條
  • 當 MATLAB 工作目錄和模型目錄不同時，改進了導入 AI 引擎內核或仿真設計時的可用性。
  • 現在在默認情況下，禁用了 AIE 仿真過程中的剖析。可以從 Model Composer Hub 模塊中選擇性地啟用。
  • 全新 TX Chain 200MHz 示例。
  • 使用 HLS、HDL 和 AI 引擎模塊展示設計的全新 2d FFT 示例。
• HDL
  • 針對 SSR FIR（改進超過 10 倍）和 SSR FFT 提高了仿真速度。
  • 針對 RAM 等內存模塊和 FIFO 提高了仿真速度
  • 在黑盒導入流程中使用 VHDL 2008 更新了 Questa 仿真器
• 通用
  • Vitis Model Composer 現在可為 DSP 提供 AMD 係統生成器功能性。一直將 AMD 係統生成器用於 DSP 的用戶可繼續使用 Vitis Model Composer 進行開發。
  • 支持 MATLAB — R2020a、R2020b 和 R2021a

在 2020.2，MATLAB 和 SIMULINK 的附加組件是AMD Model Composer 和 System Generator for DSP 的統一。

3 個可互聯的域：

• RTL ( System Generator for DSP)
• HLS (Model Composer)
• 人工智能引擎：這是一個可通過 MATLAB 和 Simulink 附件確定目標的新域

AI 引擎 (Model Composer)

• 導入 AI 引擎內核：C、C++、模板、狀態封裝類別
• 導入自適應數據流圖形：支持模板
• 網關
  • AIE 和 RTL 域
  • AI 引擎和 HLS 內核域
• 接受位置一致性和 FIFO 插入。
• 庫包含 AI 引擎 DSP 庫模塊
• 運行軟件仿真和 AI 引擎仿真