信號完整性

本頁上的資源旨在為您提供一切所需的信息，以便讓您在第一次使用 AMD 自適應 SoC 和 FPGA 時便可實現可靠的係統級設計。

AMD 提供了大量技術文檔和仿真用工具。我們支持信號完整性仿真模型和設計套件：

• IBIS/IBIS-AMI 模型和供電網絡模型

• Versal™ 和 UltraScale™ 架構收發器 SI 和 PI 仿真套件

• UltraScale+™ 架構 DDR4 仿真套件與 DDRx 時序模型

• Versal 架構 DDR4 及 LPDDR4 時序模型

特征尺寸的縮小以及對更低的功耗的需求，使內核電壓從標準的 3.3V 降至 0.9V。電壓和信號頻率的這種變化要求我們采用新的設計手段，並且需要考慮先前被忽視的電學影響。

• FPGA 加速卡的 PCB 設計注意事項 (PDF)
  PCB 設計挑戰概覽，包括介電材料選擇、PCB 製造技術，以及高速存儲器設計，串行解串器通道設計和供電網絡設計的布局最佳實踐等。

• 信號完整性和高速 PCB 設計：問題、工具和方法 (PDF)
  提供了一係列文章，探討了在现金网博e百 開發過程中解決信號與電源完整性失真問題的工具和方法。

AMD Versal 和 UltraScale 架構收發器现金网博e百 係列涵蓋當前高速互連的所有領域，可提供特殊價值：

• Versal 自適應 SoC GTM 收發器架構手冊

• Versal 自適應 SoC GTY 和 GTYP 收發器架構手冊

• IEEE 教育會議 — 基於 ADC 的有線收發器概覽

• DesignCon PAM4 信令教程

以下白皮書主要介紹如何通過 AMD 模型（如 Keysight ADS）使用多種 EDA 工具來執行信號和電源完整性仿真。

電源完整性

• 使用 S 參數模型對 FPGA 電源完整性進行仿真

高速串行收發器

• 使用 IBIS-AMI 在 FPGA 中執行串行解串器通道仿真
• AMD 7 係列 FPGA 收發器中高速串行接口的均衡技術
• Versal 自適應 SoC GTM 收發器的 PCB 通道設計指南

PCB 設計

• 7 係列 FPGA PCB 設計指南

• UltraScale 架構 PCB 設計用戶指南

• Versal 自適應 SoC PCB 設計用戶指南  

在設計帶有複雜 IC 的電路板時，例如帶有自適應 SoC 和 FPGA 的電路板，必須計算 PCB 上的器件需求，反之亦然。您可以從下列資源中找到有關信號完整性、靜態和動態功率和 SSO 的相關信息：

• 管理同步轉換輸出 (SSO)噪聲
• 功率計算器和估算器
  

分析和設計功耗，並為電流通路返回旁路電容選擇、功耗和穩壓器方麵的信息。

• 進一步了解電源和配電係統

AMD 提供了高密度封裝布線信息、詳細的 PCB 設計檢查清單和很多其它資源，來保證你設計 PCB 時考慮到了全部細節。

• Versal 原理圖檢查工具 

• 查看 DVD 參考材料 (PDF)
• AMD 自適應計算客戶培訓中心