在完成“FPGA 功耗管理 HDL 技術”課程之後，您將能夠解釋功耗是如何由您使用的 HDL 編碼風格決定的，描述您的設計功耗是如何受您使用的控製信號製約的，說明並展示某些常用設計技術將如何降低您的設計功耗。