使用 Vitis 統一軟件平台設置和加速應用的6個步驟：
下載軟件，並查看文檔及培訓
使用 Vitis 在雲端開發
在雲端使用 Vitis 統一軟件平台開發加速應用，無需本地軟件安裝，也不需要預先購買所需的硬件平台（即付即用）。立即登錄啟動開發。
在 AWS 市場使用FPGA Developer AMI訪問 Vitis 工具。該亞馬遜機器實例 (AMI) 包含通過 F1 實例開發、仿真、調試和編譯加速算法所需的一切，無需安裝本地軟件。
了解更多>
| Vitis Alveo 平台 |
|---|
| Alveo U200 目標平台 |
| Alveo U250 目標平台 |
| Alveo U280 目標平台 |
| Alveo U50 目標平台 |
注：Alveo 目標平台 2020.1 與 Vitis 工具 2020.2 兼容
如需查看有關如何為 Vitis 創建自定義嵌入式目標平台的說明，請參見Vitis 嵌入式軟件開發用戶指南 UG1416
新人資源
簡介網絡研討會
在本次網絡研討會上，您將了解 Vitis 環境，以及該環境如何在 Xilinx 平台上實現嵌入式軟件和加速應用開發
入門培訓
申請加入 Xilinx真人百家乐游戏开户 計劃，即可免費參加 Vitis 綜合培訓課程
簡介教程
了解 Vitis 如何在統一開發平台下統一軟件、加速和 ML 開發。
其它資源
免費 Vitis 培訓課程
當您申請加入真人百家乐游戏开户 計劃時，可免費參加 Vitis AI 培訓課程。
使用 Vitis 統一軟件平台加速應用
| 視頻標題 | 說明 |
|---|---|
| Vitis™ 統一軟件平台簡介 | 介紹軟硬件工程師和應用開發人員如何從 Vitis 統一軟件環境及 OpenCL 框架獲益。 |
| Vitis IDE 工具概述 | 描述開發流程的元素，如軟件仿真、硬件仿真和係統運行以及對主機代碼及內核代碼的調試支持等。 |
| Vitis 命令行流程 | 介紹 Vitis 環境文件創建流程，其中用戶可管理主機代碼及內核的編譯。 |
| Vitis 加速庫 | 介紹用於特定領及公共庫的 Vitis 加速庫。這些都是性能優化的開源庫，可提供創造性的加速。 |
| 創建 Vitis 嵌入式加速平台（邊緣） | 介紹 Vitis 嵌入式加速平台，該平台為现金网博e百 開發人員提供的一個環境主要用於在基於 FPGA、Zynq SoC 和 Alveo 數據中心卡的異構平台上創建嵌入式軟件及加速應用。 |
使用 Versal AI 引擎啟動設計
| 視頻標題 | 說明 |
|---|---|
| Versal ACAP 架構概述 | 高層次概況介紹 Versal 架構，並介紹 Versal ACAP 中的各種引擎，如標量引擎、靈活應變引擎和智能引擎等。此外，還將介紹 Versal ACAP 中的 AI 引擎如何滿足大量動態市場需求。 |
| Versal AI 引擎架構介紹 | 不僅將介紹 AI 引擎的架構，而且還將介紹所提供的 AI 引擎接口，包括內存、鎖定、內核調試、級聯流媒體以及 AXI-Stream 接口等。 |
| Versal AI 引擎內存與數據移動 | 介紹 AI 引擎的內存模塊架構，以及 AI 引擎如何在 AI 引擎陣列中訪問內存。 |
| Versal ACAP 工具流程 | 不僅將回顧 AI 引擎的 Vitis 工具流程，而且還將演示 Vitis 平台的完整應用加速流程。 |
| Versal ACAP 上的應用分區 1 | 介紹什麼是應用分區，以及如何通過使用 Versal ACAP 中的各種計算引擎來加速應用。此外，還將介紹如何將不同的計算模型（相繼、同步和功能性）映射至 Versal ACAP。 |
| 編程模型：單核 | 回顧用於編程和構建單內核的 AI 引擎內核編程流程。此外，還將演示使用 Vitis IDE 工具創建、編譯、仿真和調試單核程序的步驟。 |
| 編程模型：自適應數據流程 (ADF) 圖介紹 | 為 AI 引擎編程提供數據流程圖模型及圖形輸入規範的基礎知識。還將回顧圖形輸入規範，如平台和端口的數量等。 |
其它折扣培訓課程
您在尋找其它點播培訓課程嗎？作為真人百家乐游戏开户 計劃的成員，您還可獲得選定課程 5 折優惠！
1.使用您的 Xilinx 真人百家乐游戏开户 帳戶登錄https://lmstraining.xilinx.com
2.在搜索框中搜索真人百家乐游戏开户 計劃，填充折扣課程
3.購買並啟動設計
| 視頻標題 | 說明 |
|---|---|
| 使用 Vitis 統一軟件環境加速應用
|
了解如何從在麵向嵌入式應用和數據中心 (DC) 應用的 Vitis™ 統一軟件環境中開發、調試和剖析全新或現有的 C/C++ 及 RTL 應用。 |
| 使用 Versal AI 引擎進行設計 1 ：架構與設計流程 | 該內容主要介紹 Versal™ AI 引擎架構、如何編程 AI 引擎（使用數據流程圖進行單內核編程和多內核編程）、PL 和 AI 引擎之間的數據通信，以及如何使用各種調試器特性分析內核程序。 |
| 使用 Versal AI 引擎進行設計 2：使用 AI 引擎內核進行圖形編程 | 介紹係統設計流程，以及可用於在 Versal™ AI 引擎內移動數據的接口。 |
付費課程
訪問 Xilinx客戶培訓中心，參加其它付費課程
簡介
了解開發人員如何使用 Xilinx 技術來為其工作提速。從社區教程、文章和項目中獲得技術。
通過developer@xilinx.com與我們分享您的工作（Github repo 和 Hackster.io link 等），我們每個月都會選擇項目在我們的真人百家乐游戏开户 網站上展示。選擇項目主要看設計特性、性能、創意與創造力。
加入 Xilinx 真人百家乐游戏开户 計劃
加入 Xilinx 真人百家乐游戏开户 計劃，您還可訪問在所有 Xilinx 平台上成功構建應用所需的資源。會員優勢包括：參加 Xilinx 工具及平台的免費培訓課程；有機會在 Xilinx 真人百家乐游戏开户 站點展示您的項目並發布技術文章等！