概述
现金网博e百 描述
Zynq®-7000 SoC ZC702 評估套件包含硬件、設計工具、IP 核 以及預驗證參考設計的所有基本元件，包括可實現完整嵌入式處理平台的目標設計。 隨套件提供預驗證參考設計和行業標準 FPGA 夾層連接器（FMC），能夠利用子卡實現升級和定製。
主要性能和優勢
- 使用 Zynq-7000 SoC 對嵌入式應用進行快速原型設計以實現優化
- 硬件、設計工具、IP、以及預驗證參考設計
- 演示嵌入式設計，麵向視頻通道
- 與 1GB DDR3 元件存儲連接的高級存儲接口
- 實現 USB OTG、UART、IIC、和 CAN 總線的串行連接
- 支持包含 Dual ARM Cortex-A9 核處理器的嵌入式處理
- 使用 10-100-1000 Mbps Ethernet (GMII、 RGMII 和 SGMII) 的開發網絡應用
- 使用 HDMI 輸出實現視頻顯示應用
- 擴展 I/O，包含 FPGA Mezzanine Card (FMC) 接口
特色 Xilinx 器件
ROHS 兼容 ZC702 套件，包括XC7Z020-CLG484-1
| 邏輯單元 (K) | 85 |
|---|---|
| Block RAM (Mb) | 4.9 |
| DSP slice | 220 |
| 最大 I/O 引腳數 | 200 |
现金网博e百 信息
開發板特性
包含ZC702 基礎板
配置
- 板上配置電路
- 16MB 四重 SPI 閃存
- SDIO 卡接口（啟動）
- PC4 和 20 引腳 JTAG 端口
視頻/顯示
- HDMI 視頻輸出
- 8X LED
功耗
- 12V 插牆式適配器或 ATX
- 具有電壓和電流測量功能的電源
存儲器
- DDR3 組件存儲器 1GB
- 支持 32 位數據寬度
- 16MB 四重 SPI 閃存
- IIC - 1 KB EEPROM
時鍾技術
- 200MHz 固定 PL 振蕩器（差分 LVDS）
- 156.25MHz（默認）I2C 可編程振蕩器（差分 LVDS）
- 33.33MHz 固定 PS 係統振蕩器（單端 CMOS）
通信與網絡
- Gigabit Ethernet GMII、RGMII 及 SGMII
- USB OTG 1 (PS) - 主機 USB
- IIC 總線頭/HUB (PS)
- 支持 CAN 喚醒的 1 CAN (PS)
- USB UART (PS)
控製 & I/O
- 3 個用戶按鈕
- 2 個用戶開關
- 8 個用戶 LED
模擬
- XADC 頭
擴展連接器
- FMC #1-LPC 連接器（0 個 GTX 收發器，68 個單端或 34 個差分用戶定義信號）
- FMC #2-LPC 連接器（0 個 GTX 收發器，68 個單端或 34 個差分用戶定義信號）
- IIC HUB/擴展器
- 雙重 Pmod（與 LED 共享 8 個 I/O）
- 單個 Pmod（與 PJTAG 共享 4 個 I/O）
附件
ZC702 評估套件
包含 XC7Z020 CLG484 -1 SoC
視頻適配器
以太網電纜
HDMI 線纜
USB 端口
USB Mini 電纜與 USB Micro 電纜
Sandisk 8 GB SD 卡
電源
合作夥伴
資源
設計工具與下載
| 名稱 | 說明 | 許可證類型 | 文件 |
|---|---|---|---|
| Vivado Design Suite | Xilinx Vivado® Design Suite 是一款以 IP 核及係統為中心的設計環境，這一全新構建的環境具有革新意義，能夠顯著加速 FPGA 和 SoC 係列器件的設計效率。 | XCZU7EV MPSoC FPGA 的鎖定節點及鎖定器件，1 年內可更新 | 下載 Vivado Design Suite |
| Vitis 統一軟件平台 | 針對 Xilinx 平台提供全麵的嵌入式軟件開發、硬件加速及調試工具套件 | 免費 | 下載 Vitis 嵌入式平台 |
| PetaLinux 工具 | 將 Linux 操作係統配置、構建和部署至 Xilinx 平台。 | 免費 | 下載 Petalinux 工具 |