现金网博e百 描述
Finite Impulse Response (FIR) Filter 是 DSP 係統內最常見和最基礎的構建模塊之一。盡管它的算法非常簡單，但實現細節上的變異可能也很大，對於今天的硬件工程師來說，會耗費大量的時間，尤其是在數字無線電等濾波器控製係統中。FIR 編譯器不僅可縮短按下按鈕的濾波器實現時間，同時還可為用戶提供在 FIR 濾波器規範的不同硬件架構之間進行權衡的能力。
主要功能與優勢
- 提供帶有 CORE Generator 的 VHDL 演示測試台
- 支持基於乘法累加 (MAC) 的流水線直接形式 FIR 和基於轉置直接形式的 MACFIR
- 高性能有限脈衝響應 (FIR)、多相抽取濾波器、多相內插器、半帶、半帶抽取濾波器和半帶內插器、Hilbert 變換和內插式濾波器實現方案
- 高級交叉通道，有助於為高級係統實現可配置的帶寬特性
- 為對稱濾波器實現方案提供 DSP48 Slice 的多列支持
- 一個定點位精確的 C 模型，可為 Xilinx FIR 編譯器內核實現係統級分析
- 多種實現架構：DAFIR、基於加法器結構樹的 MACFIR（適用於支持 Mult18x18 的器件）和基於加法器鏈的 MACFIR（適用於支持 XtremeDSP™ Slice 的器件）
- Virtex®-6、Virtex-7 和 Kintex®-7 器件（-1 速度級）的性能高達 470MHz
- 支持 2 -2048 個抽頭
- 為最緊湊的實現方案提供硬件折疊的自動控製
- 支持多達 64 個通道（通道 = 獨立語音/數據/視頻流），與 FPGA 同時處理的其它流媒體內容無關。
- 內插和抽取因子通常多達 64 個，單通道濾波器多達 1024 個
- 支持可重新加載的係數以及達 16 個係數集
- 係數結構自動優化，減少麵積消耗：對稱和半帶
- 為數據及係數存儲自動選擇模塊與分布式內存
- 與 Vivado® IP Integrator、Vivado IP Catalog™ 和 Xilinx DSP™ 的係統生成器聯用
- 支持超級采樣率濾波器配置
資源利用率
3d狮王轮盘游戏下载
主要資料
Default
Default
標題
文件類型
日期