高層次設計

使用 Vitis 高層次綜合和 Vitis Model Composer 生成基於 C 的 IP

作為可編程解決方案電子係統級設計工具的領先供應商，Vivado 提供適用於 C、C++ 和 SystemC 的 Vitis™ 高級綜合，您可以購買用於 DSP 的附加 Vitis Model Composer。這些解決方案支持在 VHDL 和 Verilog 中直接綜合高層次 IP 核規範，從而可將 IP 核驗證速度提高 100 倍 以上，同時將 RTL 創建速度提高 4 倍。 您可以單獨使用這些高度集成的工具，也可以綜合結果分析，在 Vivado ML Suite 中使用可重用的 IP 核。

Dynamic Function eXchange 軟件

Vivado® ML Design Suite 軟件工具能夠在不影響其它器件運行的前提下對 Xilinx FPGA 或 SoC 的部分功能進行重配置。目前的解決方案利用 Vivado ML Design Suite 驕人的實現功能，減少了創建可重新配置設計所需的開銷。用戶可以使用基於 Tcl 的非項目流程或基於 RTL 或 IP 的項目流程來實現設計。 IP Integrator (IPI) 設計支持是通過使用 Block Design Container 在 2021.1 版中引入的。Vivado IDE 支持 RTL 和 IP 項目模式，包含自動管理許多底層流程細節。設計流程的入口點包括通過 Vitis 和 HLS 處理的高級語言。高級流程功能，例如 Nested DFX，允許用戶將動態區域細分為低階動態區域，以及抽象外殼簡化實現工具流程，大大提高運行時間，可在非項目模式下使用。

四項知識產權可幫助設計人員更快、更輕鬆地完成 DFX 設計。Dynamic Function eXchange 控製器是一款基於硬件的配置控製器，可幫助管理各個方麵的重配置工作，從觸發和仲裁到比特流交付和錯誤處理，無所不包。Dynamic Function eXchange 去耦器可以與 PR 控製器或任何客戶控製器聯用，在重新配置動態區時，可對其進行安全隔離。Dynamic Function eXchange AXI 關斷管理器可幫助用戶停止 AXI 接口上的活動，以便可重新配置分區能夠安全地重新配置。{Dynamic Function eXchange 比特流監控器允許用戶調試和監控部分比特流，以確保版本和目標的兼容性。

大多數 7 係列和 Zynq®-7000 器件都支持 Dynamic Function eXchange，唯一的例外是這些係列中最小的器件； 不支持某些 Artix-7 和所有 Spartan-7。UltraScale™ 支持非常完善，所有器件都可通過當前 Vivado Design Suite 版中的比特流生成獲得支持。 UltraScale+™ 器件支持涵蓋所有量產器件。在 Vivado 2021.1 中添加了量產型 Versal 支持。查看DFX 可重配置用戶指南(UG909)、附錄 A，了解最新信息。

UltraScale 代表了 Dynamic Function eXchange 技術的最新突破，支持幾乎所有 FPGA 資源類型的重配置，包括 I/O、千兆位收發器和時鍾網絡等。UltraScale+ 通過優化比特流交付並擴展重配置模式，在這一功能強大的现金网博e百 係列基礎上做了改進。Versal 支持在效率方麵取得了巨大的進步，最新支持基於軟件的重新配置管理、可重新配置的片上網絡、共享內存訪問和布局規劃粒度效率。

與大學相關的教授和研究人員可以通過 AMD Xilinx 大學計劃獲得 Vivado 軟件版本的許可證。所有 Vivado 版本都包含 Dynamic Function eXchange，但舊版本（2019 年之前）有明確的 DFX 許可要求。發送電子郵件至xup@xilinx.com，詳細了解獲取許可的訪問要求和程序。

*注：

Vitis Model composer 可以作為任何 Vivado ML 版本的附加許可證購買。

有關如何下載和購買的更多信息，請訪問Vitis Model Composer頁麵。