58G PAM4 技術

為助力推進新一輪以太網部署，Xilinx 將 58Gb/s 收發器集成於其 16nm FinFETVirtex® UltraScale+™ FPGA係列。全新收發器架構：

• 以 50G+ 線路速率突破數據傳輸的物理極限
• 采用新一代均衡技術，最大程度減少通道損耗
• 支持芯片間、模塊、直接附加線纜以及背板通信

PAM4（或 4 級脈衝幅度調製）被公認為是實現新一代線路速率的最高可擴展性多級信號協議，而且 Xilinx 正在通過光學互聯網論壇 (OIF) 及電氣電子工程師協會 (IEEE) 幫助推動 58G PAM4 標準化工作的發展。

雲計算、工業物聯網以及軟件定義網絡應用等都將繼續加速和推動對無限帶寬需求的發展。最新收發器架構將幫助各大廠商：

• 在現有基礎架構上讓帶寬翻番
• 擴展 50G、100G、400G 端口以及太比特接口
• 評估用於開發其自己新一代解決方案的技術

新一代標準化線路速率是滿足這些不斷提高的帶寬需求的關鍵。