Looks like you have no items in your shopping cart.
Click hereto continue shopping
麵向 FPGA GTH 收發器的 LogiCORE™ ChipScope™ Pro 集成式誤碼率測試器 (IBERT) 內核是一個可定製的內核,可用於評估和監控 Virtex-6 GTH 收發器的運行狀況。該設計包括采用 FPGA 邏輯實現的模式生成器和檢查器,並能夠接入 串行收發器 的端口和 DRP 端口。還包括了通信邏輯,可通過 JTAG 在運行時間進行設計訪問。IBERT 內核是一個獨立設計,其生成過程貫穿了整個實現流程(包括生成比特流)。