麵向 Spartan®-6 GTP 收發器的 LogiCORE™ ChipScope™ Pro 集成式誤碼率測試器 (IBERT) 內核是一個可定製的內核,可用於評估和監控 Spartan-6 GTP 收發器的運行狀況。該設計包含在現場可編程門陣列 (FPGA) 邏輯中實現的模型生成器和檢測器,能夠訪問串行收發器的端口及動態重新配置端口 DPR 屬性。此外,還包含通信邏輯,允許設計通過 聯合測試行為組 (JTAG) 接口進行運行時間訪問。IBERT 內核是一款獨立的設計,其生成過程貫穿了整個實現流程(包括生成比特流)