用於數字信號處理的 Vitis™ DSP 庫
Vitis DSP 庫包含：
- 數字信號處理的 L1、L2 和 L3 級
- AI 引擎 DSP 庫
- 可編程邏輯 (PL) DSP 庫
Vitis AI 引擎 DSP 庫 — 主要特性
加速器二進製文件
將加速器二進製文件下載到平台上
開源庫
DSP 應用的開源庫
C++ 內核
內核采用您熟悉的 C++ 編寫
基準測試
提供基準和結果質量 (QoR)
實例設計
該庫提供一個示例設計
複雜設計
結合內核構造複雜設計的圖形
Vitis AI 引擎 DSP 庫 — 函數
Vitis AI 引擎 DSP 庫是一個可配置的元件庫，可用於通過 Versal® AI 引擎開發應用。這是一個 DSP 應用的開源庫。每個庫函數的用戶入口點都是一個 L2 級圖。每個入口點圖都將包含一個或多個 L1 級內核，而且可能包含一個或多個圖形對象。不建議直接使用 L1 級內核或任何未確定為入口點的其它圖形類別。
Vitis AI 引擎 DSP 庫包含以下 DSP 元件：
- 濾波器：
- 單速率 FIR
- 半帶內插/抽取 FIR
- 整數及分數內插/抽取 FIR
- FFT/iFFT
- 單通道、時間抽取 (DIT) 實施方案
- 矩陣乘法
- 通用矩陣乘法
- 小部件 API 模型
- 連接其它內核時非常靈活
- 真複轉換小部件
- 可將真實數據轉換為複雜數據，也可將複雜數據轉化為真實數據的實用程序
- DDS/混合器
- 直接數字綜合專用模式
- 混合器
了解所提供的一係列完整 DSP 函數，請參閱DSP 庫函數。
Vitis AI 引擎 DSP 庫 — 組織
Vitis AI 引擎 DSP 庫由優化的 DSP 算法組成，可充分利用 Versal 器件的處理功能，其中包含一係列 AI 引擎。
將該庫組織成三種類型的 AI 引擎設計：
- L1 AI 引擎內核
- L2 AI 引擎圖
- L3 軟件 API
注意：L3 還未提供
Vitis 可編程邏輯 (PL) DSP 庫 — 介紹
Vitis PL DSP 庫可使用 FFT 算法在 AMD Xilinx FPGA 上執行離散傅裏葉變換加速。該庫有三種類型的實施方案：
- L1 PL 原語
- L2 PL 內核
- L3 軟件 API
這些實施方案安排在相應的 L1、L2 及 L3 類硬件子目錄下。
| L1 PL 原語 | 開發人員可用於執行硬件設計或設計加速硬件內核。特別適合硬件設計人員。 |
| L2 PL 內核 | 基於 HLS 預先設計的內核，可直接用於為與 Xilinx Runtime (XRT) 集成的不同應用執行 FPGA 加速。 |
| L3 軟件 API | 采用 C、C++ 和 Python 提供，軟件開發人員可將 FFT 計算交由 FPGA 完成，以實現加速。 |
Vitis PL DSP 庫 — 函數
Vitis PL DSP 庫不僅提供一個完全可綜合的、基於 PL 的 SSR FFT，而且還提供一個二維 FFT 版本。
- 1 維（行）SSR FFT L1 FPGA 模塊
- 采用脈動陣列架構提供一個完全可綜合的 SSR FFT，可處理每個時鍾周期的多個輸入樣本
- 每個周期內並行處理的樣本數量以 SSR 因子來表示。
- 按照 C++ 模板函數執行，其可合成一個流媒體架構
- 可通過模板參數進行參數化
- 2 維（矩陣）SSR FFT L1 FPGA 模塊
- 提供一個完全可綜合的二維 FFT 作為 L1 原語
- 通過添加內存適配器轉換為 L2 Vitis 環境內核
- 旨在在電路板上提供一列列與設備 DDR 內存位寬一樣的流媒體接口，例如 Alveo™ U200、U250 和 U280 卡
如欲了解文檔詳情，請參考：1 維（行）SSR FFT L1 FPGA 模塊和2 維（矩陣）SSR FFT L1 FPGA 模塊。
下載庫
獲取文檔
了解更多
itis DSP 庫新功能
在 2022.2 版中，Vitis DSP 庫為 DSP 函數的 AI 引擎實施方案增加了新特性：
- AI 引擎上的 SSR FIR 濾波器執行方案現在支持：
- 係數重新加載特性
- 動態點大小
- 針對 AI 引擎函數按照元件執行 FFT 開窗
詳情請參見vitis 軟件平台的新功能。