Serial RapidIO LogiCORE IP

LogiCORE™ IP 串行 RapidIO v5.6 — 支持 SRIO Gen 1.3（針對 2 代 -5G 線路速率進行了擴展）
如需了解 Serial RapidIO Gen 2 Xilinx LogiCORE IP，請點擊此處。

LogiCORE IP Serial RapidIO 端點解決方案，符合 RapidIO Gen 1.3 規範要求，支持 Gen 2 -5G 線速，其包含一個高度靈活且優化的串行 RapidIO 物理層核和一個邏輯 (I/O) 與傳輸層內核。設計此內核的目的是為了確保時序的可預測性，從而可大幅降低工程設計時間的投入，並將資源主要應用於用戶特定的應用邏輯中。

RapidIO 邏輯 (I/O) 及傳輸層內核和 RapidIO 物理層內核，提供完整的串行 RapidIO 協議棧。此外，高度優化的可配置緩衝區設計隨這些內核提供，可實現串行 RapidIO 端點。雖然模塊化 IP 設計方法可提供簡化定製的靈活性，但 Xilinx 工具鏈可為在 FPGA 上生成串行端點實現自動化，能夠通過可配置的簡單易用圖形用戶界麵使用這些構建塊 IP 核。