Xilinx CORE Generator 係統

Xilinx 內核生成器（CORE Generator™）係統可以通過訪問高度參數化的、麵向 Xilinx FPGA 的 IP 核來縮短設計時間，並且包含在 ISE® Design Suite 內。 內核生成器（CORE Generator）提供了一係列特定架構、特定領域（嵌入式、連接功能和 DSP）和特定市場（汽車、消費類、軍用/航空航天、通信、廣播等）專用 IP 核。這些用戶定製 IP 功能複雜多樣，從常用功能（如存儲器和 FIFO）到係統級構建模塊（如濾波器和變換器）。 利用這些 IP 模塊可以節省數天至數月的設計時間。 高度優化的 IP 使得 FPGA 設計者能夠集中精力迅速構建設計，同時還有助於加快现金网博e百 的麵市步伐。

您還可以生成定製的 HDL，並使用集成式 LogiCORE™ 帶圖形操作界麵的定製器和內核生成器架構向導（CORE Generator Architecture Wizard）迅速配置 FPGA 架構組件，如 MGT、以太網和 PCI Express 硬模塊。 通過與 ISE 開發環境的無縫集成，內核生成器（CORE Generator）係統簡化了設計過程，提高了設計質量，並幫您更快地完成設計。

內核生成器（CORE Generator）IP 目錄中的特定 IP 核可用於下列設計者特選的方法：

• 采用項目瀏覽器（Project Navigator）的邏輯設計者
• 采用 Xilinx 係統生成器（System Generator）的 DSP 算法設計者
• 采用 Xilinx Platform Studio（XPS）的嵌入式設計者

• 包含在所有的 ISE Design Suite 版本以及 ISEWebPACK™ 中
• 按關鍵字搜索 IP，或者按字母或功能類型對 IP 核列表進行分類。 列出了即將被新版本所“替代”的 IP 核，並且還可以通過選擇“所有 IP 核版本”來查看即將“停產”的 IP 核
• 可以通過選擇“僅與所選器件兼容的 IP 核”來查看所選器件係列支持的 IP 核
• 輕鬆獲得每個內核方麵的詳細信息（數據手冊、用戶指南、版本說明、許可情況、新版本的增強功能列表）
• 增強型 IP 輸出：
  • 生成 ISE Design Suite 項目文件，用以簡化項目瀏覽器（Project Navigator）內的 IP 核集成與管理
  • 所選視頻和圖像處理內核會生成“EDK Pcore”，用以簡化 XPS 項目內的 IP 核集成與管理
• 下列 IP 核能夠自動升級到最新版本：加減器、累加器、二進製計數器、塊存儲器發生器、複數乘法器、CORDIC、乘法器和基於 RAM 的移位寄存器
• 能夠利用不同的項目設置（而不是原來用於生成內核的設置）來重新生成所有項目 IP 核

內核生成器（CORE Generator）IP 目錄提供的 IP 核包括：