ザイリンクスは、 AMD の一員です プライバシーポリシー (更新済み）
  2. サポート
  3. デザイン ハブ
  4. Zynq-7000 SoC - デザインの概要

Zynq-7000 デザイン ハブ - デザインの概要

日本語版の列に示されている資料によっては、英語版の更新に対応していないものがあります。日本語版は參考用としてご使用の上、最新の情報につきましては、必ず最新英語版をご參照ください。このページに示されている英語版はすべて最新版です。

別のデザイン ハブ ページには右側ペインからアクセスできます。

エンベデッド プロセッサ デザイン

製品ページには Zynq-7000 プラットフォームの製品情報が、Wiki ページにはその他の情報およびリソースが含まれています。

概要 (英語) 日本語
UltraFast Embedded Design Methodology Guide UltraFast エンベデッド デザイン設計手法ガイド
Zynq-7000 SoC Software Developers Guide Zynq-7000 SoC ソフトウェア開発者向けガイド
Zynq-7000 SoC Technical Reference Manual Zynq-7000 SoC テクニカル リファレンス マニュアル
Zynq-7000 SoC: Embedded Design Tutorial Zynq-7000 SoC: エンベデッド デザイン チュートリアル
Introducing the UltraFAST Embedded Design Methodology Checklist UltraFast エンベデッド デザイン設計手法チェックリストの説明
Getting Started with Zynq-7000 SoC Wiki ページ (英語のみ)
開発ツール (英語) 日本語
Zynq Development Tools Overview
Using, Building, and Running QEMU
Vitis Embedded Software Development Design Hub Vitis エンベデッド ソフトウェア開発デザイン ハブ
PetaLinux Tools Design Hub PetaLinux ツール デザイン ハブ
リファレンス ガイド (英語) 日本語
Generating Basic Software Platforms: Reference Guide
Vivado Design Suite (英語) 日本語
UltraFast Design Methodology Guide for the Vivado Design Suite UltraFast 設計手法ガイド (Vivado Design Suite 用)
Vivado Design Suite User Guide: Embedded Processor Hardware Design Vivado Design Suite ユーザー ガイド: エンベデッド プロセッサ ハードウェア デザイン
Vivado Design Suite Tutorial: Embedded Processor Hardware Design Vivado Design Suite チュートリアル: エンベデッド プロセッサ ハードウェア デザイン
Vivado Design Flows Overview Design Hub Vivado デザイン ハブ: デザイン フローの概要
Vivado Design Suite (英語) 日本語
Zynq-7000 SoC: Concepts, Tools, and Techniques Guide (ISE Design Suite) Zynq-7000 SoC: コンセプト、ツール、テクニック ガイド (ISE Design Suite)
トレーニング (英語のみ)
Zynq SoC システム アーキテクチャ

デザイン リソース

ハードウェア開発プラットフォーム (英語のみ) デザイン ファイル 日本語
ZC702 評価キット デザイン ハブ
ZC706 評価キット デザイン ハブ
アプリケーション リソース (英語) デザイン ファイル 日本語
Data Movers Design Hub データ ムーバー デザイン ハブ
Power Management Design Hub 消費電力管理デザイン ハブ
Boot, Config, and Security Design Hub ブート、コンフィギュレーション、およびセキュリティ デザイン ハブ
Performance & Acceleration Design Hub パフォーマンスおよびアクセラレーション デザイン ハブ
アプリケーション ノート (英語) (表示數を減らす ...) デザイン ファイル 日本語
Measured Boot of Zynq-7000 SoCs デザイン ファイル Zynq-7000 SoC のメジャー ブート
Scaling LiveVideo with the Video Processing Subsystem デザイン ファイル Video Processing Subsystem によるライブ ビデオのスケーリング
Using Quality of Service (QoS) Capabilities in Zynq-7000 SoC Devices デザイン ファイル
Real Time Video Engine 3.1 Implementation in Zynq-7000 SoCs
Using VxWorks 7 BSP with the Zynq-7000 SoC
Isolation Design Flow Lab for Zynq-7000 SoCs (Vivado Tools) デザイン ファイル
Xilinx Virtual Cable Running on Zynq-7000 Using the PetaLinux Tools デザイン ファイル
Simulating High Performance Video Systems with Bus Functional Models デザイン ファイル バス ファンクション モデルを使用した高性能ビデオ システムのシミュレーション
Implementing SMPTE SDI Interfaces with 7 Series GTX Transceivers デザイン ファイル 7 シリーズ GTX トランシーバーを使用した SMPTE SDI インターフェイスの実裝
1G to 10G Ethernet Dynamic Switching Using Xilinx High Speed Serial IO Solution デザイン ファイル ザイリンクスの高速シリアル IO ソリューションによる 1G と 10G Ethernet の動的切り替え
Partial Reconfiguration of a Hardware Accelerator with Vivado Design Suite デザイン ファイル Zynq-7000 SoC プロセッサにおける Vivado Design Suite を使用したハードウェア アクセラレータのパーシャル リコンフィギュレーション
Protecting Sensitive Information in Zynq-7000 SoC デザイン ファイル Zynq-7000 SoC における機密情報の保護
Run Time Integrity and Authentication Check of Zynq-7000 SoC System Memory デザイン ファイル Zynq-7000 SoC システム メモリのラン タイム インテグリティと認証チェック
Updating a System Securely in the Zynq-7000 SoC デザイン ファイル Zynq-7000 SoC システムのセキュア アップデート
Changing the Cryptographic Key in Zynq-7000 SoC デザイン ファイル Zynq-7000 SoC における暗號化キーの変更
Isolation Design Flow for Xilinx 7 Series FPGAs or Zynq-7000 SoCs デザイン ファイル
Using ENEA OSE BSP for the Zynq-7000 SoC デザイン ファイル Zynq-7000 SoC のシステム性能解析
System Performance Analysis of an SoC デザイン ファイル SoC のシステム性能解析
AXI Chip2Chip Reference Design for Real-Time Video Applications デザイン ファイル リアルタイム ビデオ アプリケーション向け AXI Chip2Chip Aurora リファレンス デザイン
Boost Software Performance on Zynq-7000 SoC with NEON デザイン ファイル NEON を使用して Zynq-7000 SoC でのソフトウェア性能を向上
Designing High-Performance Video Systems with the Zynq-7000 SoC Using IP Integrator デザイン ファイル Zynq-7000 SoC による高性能ビデオ システムの IP インテグレーターを用いた設計
Implementation of Signal Processing IP on Zynq-7000 SoC to Post-Process XADC Samples デザイン ファイル Zynq-7000 SoC に信號処理 IP を実裝して XADC サンプルを後処理
Zynq-7000 Platform Software Development Using the Arm DS-5 Toolchain デザイン ファイル Arm DS-5 ツールチェーンを使用した Zynq-7000 プラットフォーム ソフトウェアの開発
PIPE Mode Simulation Using Integrated Endpoint PCI Express Block in Gen2 x8 Configuration デザイン ファイル
デザイン ファイル		 Gen2 x8 コンフィギュレーションの Integrated PCI Express Endpoint Block を使用する PIPE モード シミュレーション
Implementing Analog Data Acquisition using the Zynq-7000 SoC Processing System with the XADC AXI Interface デザイン ファイル Zynq-7000 SoC プロセッシング システムと XADC AXI インターフェイスを使用したアナログ データの取得
System Monitoring using the Zynq-7000 Processing System with a Xilinx Analog-to-Digital Converter AXI Interface デザイン ファイル Zynq-7000 SoC プロセッシング システムと XADC AXI インターフェイスを使用するシステム モニタリング
Secure Boot of Zynq-7000 SoC デザイン ファイル Zynq-7000 SoC のセキュア ブート
Using the Zynq-7000 Processing System (PS) to Xilinx Analog to Digital Converter (XADC) Dedicated Interface デザイン ファイル Zynq-7000 のプロセッシング システム (PS) と XADC (ザイリンクス アナログ-デジタル コンバーター) を結ぶ専用インターフェイスを利用したシステム監視および外部チャネル計測のインプリメント
PCI Express Endpoint-DMA Initiator Subsystem Application Note デザイン ファイル
Zynq-7000 SoC Accelerator for Floating-Point Matrix Multiplication using Vivado High-Level Synthesis (HLS) デザイン ファイル Vivado HLS で設計する浮動小數點行列乗算の Zynq SoC アクセラレータ
AXI Chip2Chip Reference Design for Real-Time Video Application デザイン ファイル リアルタイム ビデオ アプリケーション向け AXI Chip2Chip リファレンス デザイン
Partial Reconfiguration of a Hardware Accelerator on Zynq-7000 SoC Devices デザイン ファイル
Using VxWorks BSP with Zynq-7000 SoC
Real Time Video Engine 2.1 Implementation in Xilinx Zynq-7000 SoCs Zynq-7000 SoC での RTVE (Real Time Video Engine) 2.1 のインプリメンテーション
Simple AMP: Zynq SoC Cortex-A9 Bare-Metal System with MicroBlaze Processor デザイン ファイル シンプルな AMP: Zynq SoC Cortex-A9 ベアメタル システムと MicroBlaze プロセッサ
Isolation Design Flow for Xilinx 7 Series FPGAs or Zynq-7000 SoCs (ISE Tools) デザイン ファイル アイソレーション デザイン フローを使用して 7 シリーズ FPGA/Zynq-7000 SoC で安全かつ信頼性に優れたシングル デバイス デザインを開発
PS and PL Ethernet Performance and Jumbo Frame Support with PL Ethernet in the Zynq-7000 SoC デザイン ファイル
Simple AMP: Bare-Metal System Running on Both Cortex-A9 Processors デザイン ファイル シンプルな AMP: 2 つの Cortex-A9 プロセッサの両方で動作するベアメタル システム
Simple AMP Running Linux and Bare-Metal System on Both Zynq SoC Processors デザイン ファイル シンプルな AMP: 2 つの Zynq SoC プロセッサ上で動作する Linux およびベアメタル システム
LightWeight IP (lwIP) Application Examples v4.0 デザイン ファイル
AXI USB 2.0 Device: Demonstrating the Performance for Bulk and Isochronous Transfers デザイン ファイル AXI USB 2.0 デバイス: バルク転送およびアイソクロナス転送におけるパフォーマンスの検証
Zynq-7000 SoC Sobel Filter Implementation Using the Vivado High-Level Synthesis (HLS) Tool デザイン ファイル Zynq SoC での Vivado HLS ツールを使用した Sobel フィルターのインプリメント
1080p60 Camera Image Processing Reference Design デザイン ファイル
Designing High-Performance Video Systems with the Zynq-7000 SoC デザイン ファイル Zynq-7000 SoC を使用した高性能ビデオシステムの設計
Processor Control of Vivado High-Level Synthesis (HLS) Designs
Hardware In The Loop (HIL) Simulation for the Zynq-7000 SoC デザイン ファイル
AXI VDMA Reference Design デザイン ファイル AXI VDMA リファレンス デザイン
All Digital VCXO Replacement for Gigabit Transceiver Applications (7 Series/Zynq-7000) (v2.3) ギガビット トランシーバー アプリケーションにおけるデジタル VCXO の置き換え (v2.0)
Parameterizable CORDIC-Based Floating-Point Library Operations デザイン ファイル パラメーター変更可能な CORDIC ベースの浮動小數點ライブラリ演算
ホワイト ペーパー (英語) (表示數を減らす ...) デザイン ファイル 日本語
Using the MicroBlaze Processor to Accelerate Cost-Sensitive Embedded System Development MicroBlaze プロセッサ コアの使用でコスト重視のエンベデッド システム開発を迅速化
Leveraging Asymmetric Authentication to Enhance Security-Critical Applications Using Zynq-7000 SoCs
A FIPS 140-2 Primer for the Zynq-7000 SoC
Meeting Embedded HMI Requirements Using Zynq-7000 High-Performance SoCs
Xilinx Reduces Risk and Increases Efficiency for IEC61508
Reducing System BOM Cost with Xilinxapos;s Low-End Portfolio
Leveraging Data-Mover IPs for Data Movement in Zynq-7000 SoC Systems
High Performance Machine Vision Systems using Xilinx 7 Series Technology ザイリンクスの 7 シリーズ テクノロジを使用する高性能マシン ビジョン システム
Adaptive Beamforming for Radar: Floating-Point QRD+WBS in an FPGA
Enabling High-Speed Radio Designs with Xilinx FPGAs and SoCs
Efficient Implementation of Analog Signal Processing Functions in Xilinx Devices
Understanding and Mitigating System-Level ESD and EOS Events in Xilinx 7 Series Devices
TrustZone Technology Support in Zynq-7000 SoC
Secure Boot in the Zynq-7000 SoC
The Xilinx Isolation Design Flow for Fault-Tolerant Systems
Flexible Waveform Processing with the Xilinx Zynq-7000 Extensible Processing Platform
Addressing the Graphics Revolution for Automotive Instrumentation Design Using FPGAs FPGA を使用する車載インパネ デザインで激変するグラフィックスに対応
Achieving High Performance DDR3 Data Rates (v1.2) Virtex-7 および Kintex-7 FPGA で高性能 DDR3 データレートを実現 (v1.1)
Xilinx Devices in Portable Ultrasound Systems
Reducing Switching Power with Intelligent Clock Gating 高度なクロック ゲーティングによるスイッチング電力の削減
Xilinx Next Generation 28 nm FPGA Technology Overview 28 nm テクノロジを採用したザイリンクスの次世代 FPGA
サンプル デザイン デザイン ファイル 日本語
Zynq-7000 SoC - Example Designs and Tech Tips Zynq-7000 SoC - サンプル デザインおよびテクニカル ヒント

シリコン資料

Zynq-7000 データシート (英語) 日本語
Zynq-7000 SoC Overview Zynq-7000 SoC 概要
Zynq-7000 SoC Overview for Automotive Devices XA Zynq-7000 SoC 概要
Zynq-7000Q SoC Overview for Defense-Grade Devices 防衛グレード Zynq-7000Q SoC 概要
Zynq-7000 SoC 製品セレクション ガイド
Zynq-7000 SoC (Z-7007S, Z-7012S, Z-7014S, Z-7010, Z-7015, and Z-7020): DC and AC Switching Characteristics Data Sheet Zynq-7000SoC (Z-7007S、Z-7012S、Z-7014S、Z-7010、Z-7015、Z-7020): DC 特性および AC スイッチ特性データシート
Zynq-7000 SoC (Z-7030, Z-7045, and Z-7100): DC and AC Switching Characteristics Data Sheet Zynq-7000 SoC (Z-7030、Z-7035、Z-7045、Z-7100): DC 特性および AC スイッチ特性データシート
Zynq-7000 SoC Bus Functional Model v2.0 Data Sheet
Zynq-7000 SoC and 7 Series Devices Memory Interface Solutions v4.1 Data Sheet Zynq-7000 SoC および 7 シリーズ デバイス メモリ インターフェイス ソリューション
Zynq-7000 ユーザー ガイド (英語) 日本語
Zynq-7000 SoC PCB Design and Pin Planning Guide Zynq-7000 SoC PCB デザイン ガイド
Zynq-7000 SoC Packaging and Pinout Specification Zynq-7000 SoC パッケージおよびピン配置: 製品仕様
Programming Arm TrustZone Architecture on the Xilinx Zynq-7000 SoC User Guide ザイリンクス Zynq-7000 SoC での Arm TrustZone アーキテクチャのプログラミング ユーザー ガイド
7 Series FPGAs and Zynq-7000 SoC XADC Dual 12-Bit 1 MSPS Analog-to-Digital Converter User Guide 7 シリーズ FPGA および Zynq-7000 SoC XADC デュアル 12 ビット 1 MSPS アナログ - デジタル コンバーター ユーザー ガイド
Zynq-7000 SoC Architecture Porting Guide Zynq-7000 SoC アーキテクチャ ポーティング ガイド
7 シリーズ ユーザー ガイド (英語) 日本語
7 Series FPGAs GTP Transceivers User Guide 7 シリーズ FPGA GTP トランシーバー ユーザー ガイド
7 Series FPGAs GTX/GTH Transceivers User Guide 7 シリーズ FPGA GTX/GTH トランシーバー ユーザー ガイド
7 Series FPGAs DSP48E1 Slice User Guide 7 シリーズ FPGA DSP48E1 スライス ユーザー ガイド
7 Series FPGAs Configurable Logic Block User Guide 7 シリーズ FPGA コンフィギャラブル ロジック ブロック ユーザー ガイド
7 Series FPGAs Memory Resources User Guide 7 シリーズ FPGA メモリ リソース ユーザー ガイド
7 Series FPGAs Clocking Resources User Guide 7 シリーズ FPGA クロッキング リソース ユーザー ガイド
7 Series FPGAs SelectIO Resources User Guide 7 シリーズ FPGA SelectIO リソース ユーザー ガイド

Zynq-7000 SoC デザイン ハブ

詳細 概略

Vivado デザイン ハブ

詳細 概略

エンベデッド デザイン ハブ