ザイリンクスは、 AMD の一員です プライバシーポリシー (更新済み）
  2. サポート
  3. デザイン ハブ
  4. Vivado - I/O およびクロック プランニング

Vivado デザイン ハブ - I/O およびクロック プランニング

日本語版の列に示されている資料によっては、英語版の更新に対応していないものがあります。日本語版は參考用としてご使用の上、最新の情報につきましては、必ず最新英語版をご參照ください。このページに示されている英語版はすべて最新版です。

別のデザイン ハブ ページには右側ペインからアクセスできます。

はじめに

概要 (英語) 日本語
Vivado Design Suite Tutorial: Using Constraints Vivado Design Suite チュートリアル: 製約の使用
Board and Device Planning Methodology ボードおよびデバイス プランニング手法
I/O Planning Overview I/O プランニングの概要
7 シリーズ クロッキング リソース
Creating Basic Clock Constraints 基本的なクロック製約の作成
Designing with UltraScale Memory IP UltraScale メモリ IP の設計
Using IO In Native Mode vs Component Mode UltraScale および UltraScale+ I/O のネイティブ モードとコンポーネント モード
Creating a Memory Interface Design using Vivado MIG Vivado MIG を使用したメモリ インターフェイス デザインの作成 (日本語版は v1.2 コア対象)
Using the Vivado Design Suite Board Flow Vivado Design Suite ボード フローの使用
キー コンセプト (英語) 日本語
Advanced Clock Constraints and Analysis アドバンス クロック製約および解析
Creating Generated Clock Constraints 生成クロック製約の作成
Working with Constraint Sets 製約セットの使用
I/O Constraints I/O 製約
IO_BUFFER_TYPE Property IO_BUFFER_TYPE プロパティ
IOB Property IOB プロパティ
IOSTANDARD Property IOSTANDARD プロパティ
PACKAGE_PIN Property PACKAGE_PIN プロパティ
Defining Clocks クロックの定義
CLOCK_BUFFER_TYPE Property CLOCK_BUFFER_TYPE プロパティ
CLOCK_ROOT Property CLOCK_ROOT プロパティ
Designing with the MIG Core MIG コアを含むデザイン
Pin Planning with UltraScale Device Memory Controllers UltraScale デバイスのメモリ コントローラーを使用したピン プランニング
Using the Board Flow in IP Integrator IP インテグレーターでのボード フローの使用
Board Interface File ボード インターフェイス ファイル

重要なラーニング資料

Vivado Design Suite (英語) 日本語
Vivado Design Suite User Guide: I/O and Clock Planning Vivado Design Suite ユーザー ガイド: I/O およびクロック プランニング
Vivado Design Suite User Guide: Using Constraints Vivado Design Suite ユーザー ガイド: 製約の使用
Vivado Design Suite Properties Reference Guide Vivado Design Suite プロパティ リファレンス ガイド
Vivado Design Suite Tcl Command Reference Guide Vivado Design Suite Tcl コマンド リファレンス ガイド
UltraScale アーキテクチャ (英語) 日本語
PCB Design User Guide PCB デザイン ユーザー ガイド
SelectIO Resources User Guide SelectIO リソース ユーザー ガイド
Clocking Resources User Guide クロッキング リソース ユーザー ガイド
GTH Transceivers User Guide GTH トランシーバー ユーザー ガイド
Memory Resources User Guide メモリ リソース ユーザー ガイド
7 シリーズ デバイス (英語) 日本語
PCB Design User Guide PCB デザイン ユーザー ガイド
SelectIO Resources User Guide SelectIO リソース ユーザー ガイド
Clocking Resources User Guide クロッキング リソース ユーザー ガイド
GTX/GTH Transceivers User Guide GTX/GTH トランシーバー ユーザー ガイド
Memory Interface Solutions User Guide メモリ インターフェイス ソリューション ユーザー ガイド (v2.3)
Zynq-7000 SoC (英語) 日本語
PCB Design User Guide PCB デザイン ユーザー ガイド
Technical Reference Manual テクニカル リファレンス マニュアル
Memory Interface Solutions User Guide メモリ インターフェイス ソリューション ユーザー ガイド (v2.3)
トレーニング (英語のみ)
Vivado Design Suite を使用した FPGA 設計

Vivado デザイン ハブ

詳細 概略

メモリ インターフェイス ハブ

エンベデッド デザイン ハブ