ザイリンクスは、 AMD の一員です プライバシーポリシー (更新済み）
  2. サポート
  3. デザイン ハブ
  4. Vivado - デザインへの製約の適用

Vivado デザイン ハブ - Vivado - デザインへの製約の適用

日本語版の列に示されている資料によっては、英語版の更新に対応していないものがあります。日本語版は參考用としてご使用の上、最新の情報につきましては、必ず最新英語版をご參照ください。このページに示されている英語版はすべて最新版です。

別のデザイン ハブ ページには右側ペインからアクセスできます。

はじめに

概要 (英語) 日本語
Design Constraints Overview デザイン製約の概要
Vivado Design Suite Tutorial: Using Constraints Vivado Design Suite チュートリアル: 製約の使用
キー コンセプト (英語) 日本語
UltraFast Vivado Design Methodology For Timing Closure タイミング クロージャのための UltraFast Vivado 設計手法
Using the Vivado Timing Constraint Wizard Vivado タイミング製約ウィザードの使用
Working with Constraint Sets 製約セットの使用
Using the XDC Constraint Editor XDC 製約エディターの使用
Creating Basic Clock Constraints 基本的なクロック製約の作成
Creating Generated Clock Constraints 生成クロック製約の作成
Setting Multicycle Path Exceptions マルチサイクル パス例外の設定
Setting False Path Exceptions フォルス パス例外の設定
Defining Clock Groups and CDC Constraints クロック グループおよび CDC 製約の定義
よくある質問 (FAQ) (英語) 日本語
What Are False and Multicycle Paths, and Why Are They Important? フォルス パス、マルチサイクル パスの概要とその重要性について教えてください。
Are Timing Constraints Used for Both Synthesis and Implementation? タイミング製約は合成およびインプリメンテーションの両方で使用されますか。
How Is Setup and Hold Analysis Calculated? セットアップおよびホールド解析はどのように計算されますか。
Can I Embed Timing Constraints Within my Verilog or VHDL file? Verilog または VHDL ファイルにタイミング製約を含めることは可能ですか。
Can I Save the Navigable XML Based Timing Report in Vivado like the TWX File in ISE? ISE での TWX ファイルのように誘導可能な XML ベースのタイミング レポートを Vivado で保存する方法を教えてください。
When to use create_clock or create_generated_clock Tcl Commands? create_clockcreate_generated_clock Tcl を使用コマンドの一般的なユース ケースを教えてください。
How Does Constraints Scoping Work? 製約スコープ機能について教えてください。

Vivado デザイン ハブ

詳細 概略

メモリ インターフェイス ハブ

エンベデッド デザイン ハブ