訪問Xilinx 客戶培訓中心，查看我們各種主題的培訓材料庫。
有問題或反饋嗎？請發送電子郵件告知我們。
| 免費按需點播課程 |
|---|
| 使用 Versal ACAP 平台開始設計 本課程主要介紹 Versal® ACAP 架構與設計方法。本按需培訓為付費點播課程，是使用 Versal ACAP 進行設計：架構與方法課程的一天版。 |
| 通過 Vision AI 入門套件與係統級模塊 (SOM) 使用加速應用 本課程將幫助您了解 Kria™ 係統級模塊 (SOM) 和 Vision AI 入門套件，從而可幫助您立即利用 Vision AI 入門套件加速應用，無需任何安裝或 FPGA 專業知識。 |
| 通過 Kria KR260 機器人入門套件使用加速應用 本課程將幫助您了解 Kria SOM 和 Kria KR260 機器人入門套件，從而可幫助您立即利用 KR260 入門套件加速基於機器人的應用，無需任何安裝或 FPGA 專業知識。 |
| 使用 Alveo 卡加速動態工作負載 本課程概述了 Alveo™ 數據中心加速卡，重點介紹如何使用 Vitis™ 統一軟件平台在 Alveo 卡上運行設計。 |
| 付費按需點播課程 |
|---|
| 使用 Vitis 統一軟件平台加速應用 了解如何從在麵向嵌入式應用和數據中心 (DC) 應用的 Vitis 統一軟件環境中開發、調試和剖析全新或現有的 C/C++ 及 RTL 應用。 |
| 麵向係統架構師的自適應 SoC 為係統架構師提供對 Zynq® UltraScale™ MPSoC 和 Versal ACAP 係列的功能和3d狮王轮盘游戏下载 概述。 |
| 設計收斂技術 了解如何使用設計收斂的三大支柱（功能收斂、時序收斂和電源收斂）更高效地實現設計收斂。 |
| 使用 Vivado Design Suite 設計 FPGA（一） 本課程不僅將介紹 Vivado Design Suite 的入門信息，而且還將為那些未接觸過 FPGA 設計的設計人員介紹 FPGA 設計流程。 |
| 使用 Vivado Design Suite 設計 FPGA（二） 了解如何建立更高效的 FPGA 設計。本課程建立在“使用 Vivado Design Suite 設計 FPGA 1”課程的概念之上。 |
| 使用 Vivado Design Suite 設計 FPGA（三） 了解如何高效使用時序收斂技術。本課程建立在此前“使用 Vivado Design Suite 設計 FPGA”課程的概念之上。 |
| 使用 Vivado Design Suite 設計 FPGA（四） 了解如何使用 Vivado Design Suite 和 Xilinx 硬件的高級功能。本課程建立在此前“使用 Vivado Design Suite 設計 FPGA”課程的概念之上。 |
| 使用 Vivado Design Suite 進行 Dynamic Function eXchange (DFX) 設計 了解如何使用 Vivado Design Suite 構建、實現和下載 Dynamic Function eXchange (DFX) FPGA 設計。 |
| 使用 IP Integrator 工具進行設計 探索 IP 集成器工具及其功能，以獲得使用 Vivado Design Suite 開發、實現和調試不同 IPI 模塊設計所需的專業知識。 |
| 使用 UltraScale 和 UltraScale+ 架構設計 向新老設計人員介紹 UltraScale™ 和 UltraScale+™ 架構。 |
| 使用 Versal ACAP 進行設計：架構和方法 了解 Versal ACAP 架構和設計方法。 |
| 使用 Versal ACAP 設計：片上網絡 向熟悉 Xilinx 器件的用戶介紹 Versal ACAP 片上網絡。 |
| 使用 Versal ACAP 進行設計：PCI Express 介紹 Versal 架構中 PCIe® 和 Cache Coherent 互連模塊的特性和功能。 |
| 使用 Versal ACAP 進行設計 - 電源和開發板設計 提供與 Versal ACAP 設計相關的電源和熱問題的係統級解析 |
| 使用 Zynq UltraScale+ RFSoC 進行設計 該課程概括介紹麵向 Zynq UltraScale+ RFSoC 係列的硬模塊功能，該係列特別強調數據轉換器和軟決策 FEC 模塊。 |
| 使用 Verilog 進行設計 全麵介紹 Verilog 語言。 |
| 使用 Versal AI 引擎進行設計：架構與設計流程（一） 本課程主要介紹 Versal AI 引擎架構、如何編程 AI 引擎、 PL 和 AI 引擎之間的數據通信，以及如何使用各種調試器功能分析內核程序。 |
| 使用 Versal AI 引擎進行設計：使用 AI 引擎內核進行圖形編程（二） 介紹係統設計流程，以及可用於在 Versal AI 引擎內移動數據的接口。 |
| 使用 Versal AI 引擎進行設計：內核編程和優化（三） 涵蓋 Versal ACAP AI 引擎的高級功能，包括在 Vitis 統一軟件環境中調試應用、使用過濾器內在函數、在硬件中實現係統設計以及優化 AI 引擎內核程序。 |
| 使用 VHDL 進行設計 全麵介紹 VHDL 語言。 |
| 利用 Vitis AI 平台開發 AI 推斷解決方案 本課程將介紹如何將 Vitis AI 開發平台與 DNN 算法、模型、推斷和訓練以及雲端及邊緣計算平台上的框架結合使用。 |
| 使用 Gstreamer 框架開發支持視頻編解碼器單元的多媒體解決方案 了解如何在 Gstreamer 框架的幫助下，構建和運行針對 Zynq UltraScale+ MPSoC EV 器件的複雜多媒體應用。 |
| 使用 PetaLinux 工具進行嵌入式設計 本課程為嵌入式係統開發人員提供了使用 PetaLinux 工具針對 Xilinx SoC 創建嵌入式 Linux 係統的體驗。 |
| 嵌入式係統設計 重點介紹了使用 Vivado Design Suite 的一般嵌入式概念、工具和技術。 |
| 嵌入式係統軟件設計 本課程介紹軟件設計開發所需的概念、工具和技術。 |
| 使用 Vitis HLS 工具執行高層次綜合 本課程深入介紹了 Vitis® HLS (高層次綜合) 工具。 |
| 遷移至 Vitis 嵌入式軟件開發 IDE 研討會 本次研討會將展示使用 Vitis 統一軟件平台進行軟件設計開發所需的工具與技術。 |
| 自適應 SoC 中的操作係統和管理程序 為軟件真人百家乐游戏开户 提供選項和技術，用於在 Zynq UltraScale+ MPSoC 和 Versal ACAP 器件上選擇和執行各種類型的操作係統和管理程序。 |
| UltraFast 設計方法 了解如何使用 UltraFast 設計方法和 Vivado Design Suite 提高設計速度與可靠性。 |
| 將 Kria KV260 視覺 AI 入門套件和係統級模塊運用於基於視覺的應用 了解 Xilinx Kria 係統模塊 (SOM) 和 Kria KV260 視覺 AI 入門套件，您可使用開箱即用的 KV260 入門套件加速基於視覺的應用。 |
| Vitis Model Composer：基於 MATLAB 和 Simulink 的现金网博e百
提供使用 Vitis Model Composer 工具進行基於模型的設計經驗。 |
| Zynq UltraScale+ MPSoC：啟動和平台管理 為負責啟動和平台管理的軟件真人百家乐游戏开户 介紹了 Zynq UltraScale+ MPSoC 的功能和支持。 |
| 麵向硬件真人百家乐游戏开户
的 Zynq UltraScale+ MPSoC 該課程概述了從硬件架構角度為硬件真人百家乐游戏开户 提供有關 Zynq UltraScale+ MPSoC 係列眾多功能及支持。 |
| 麵向軟件真人百家乐游戏开户
的 Zynq UltraScale+ MPSoC 該課程概述了從軟件開發角度為軟件真人百家乐游戏开户 提供有關 Zynq UltraScale+ MPSoC 係列的眾多功能及支持。 |
| 麵向係統架構師的 Zynq UltraScale+ MPSoC 本課程旨在幫助係統架構師整體了解 Zynq UltraScale+ MPSoC 係列的功能與支持。 |